略歴
学歴・取得学位
大阪大学 基礎工学部 情報工学科 卒業
大阪大学大学院 基礎工学研究科（情報工学専攻） 博士前期課程 修了〔工学修士〕
大阪大学大学院 工学研究科（情報システム工学専攻） 博士後期課程 修了
大阪大学 博士（工学）
主な職歴
シャープ株式会社 技術本部、生産技術開発本部、電子デバイス事業本部（～2019年3月）
早稲田大学 理工学部 寄附講座「システムＬＳＩ設計」 非常勤講師（2002年4月～2004年3月兼職）
大阪学院大学短期大学部 経営実務科 教授
所属学会
電子情報通信学会（IEICE）（VLSI設計技術(VLD)研究専門委員会 信学会英文論文誌(A)VLSI CAD 2001特集号 編集委員2001年、VLSI設計技術(VLD)研究専門委員会 専門委員2009年5月～2013年5月）
情報処理学会（IPSJ）（システムLSI設計技術研究会(DA/SLDM研究会)運営委員1999年4月～2003年3月、英文論文誌編集委員会 編集委員2013年4月～2017年3月）
Institute of Electrical and Electronics Engineers（IEEE）（国際会議 IEEE/ACM ASPDAC 2000、2001 Technical Program Committee Member 2000年、2001年）
研究課題
VLSIのシステムレベル設計技術に関する研究
画像圧縮、画像補正技術に関する研究
計算機言語、並列・分散アルゴリズムに関する研究
主な研究業績（著書・論文等）
| k次元立方格子状データ依存グラフにもとづく並列計算の通信量・時間積評価（論文、共著） | 電子通信学会論文誌, vol. J68-D, no. 11 | 1985.11 |
|---|---|---|
| Architecture Evaluation Based on the Datapath Structure and Parallel Constraint（論文、共著） | in Proc. IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC '97) | 1997.02 |
| An Architecture Evaluation System Based on the Datapath Structure and Parallel Constraint（論文、共著） | IEEE International Symposium on Circuits and Systems | 1997.06 |
| Architecture Evaluation Based on the Datapath Structure and Parallel Constraint（論文、共著） | IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol. E80-A, no.10 | 1997.12 |
| Instruction Code Compression for Application Specific VLIW Processors Based on Automatic Field Partitioning（論文、共著） | in Proc. of the Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI '97) | 1997.12 |
| Binding and Scheduling Algorithms for Highly Retargetable Compilation（論文、共著） | in Proc. IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC '98) | 1998.02 |
| 非直交なデータパスに対するリターゲッタブルコンパイラのバインディング手法（論文、共著） | 第11回 回路とシステム（軽井沢）ワークショップ | 1998.04 |
| A Binding Algorithm for Retargetable Compilation to Non-Orthogonal Datapath Architectures（論文、共著） | in Proc. IEEE International Symposium on Circuits and Systems, WPA4-4 | 1998.06 |
| Field Partitioning Algorithm for Compression of Instruction Codes of Application Specific VLIW Processors（論文、共著） | in Proc. International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC '98) | 1998.07 |
| A Graph-Based Algorithm for Operation Binding for Compilers Targeting Heterogeneous Datapath（論文、共著） | in Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APC-CAS '98) | 1998.11 |
| A Binding Algorithm for Retargetable Compilation to Non-Orthogonal DSP Architectures（論文、共著） | IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol. E81-A, no.12 | 1998.12 |
| 組込み型DSPのアーキテクチャ設計支援およびコード生成に関する研究（論文、単著） | 大阪大学 | 1999.03 |
| 特定用途向けＤＳＰのデータパス指向協調設計におけるコード生成手法（論文、共著） | 第13回 回路とシステム（軽井沢）ワークショップ | 2000.04 |
| A Code Generation Method for Datapath Oriented Application Specific Processor Design（論文、共著） | in Proc. of the Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2000) | 2000.10 |
| Ｃ言語からの設計システムＢａｃｈを用いたＭＰＥＧ－４ ＩＰコアの開発（論文、共著） | シャープ技報 第78号 | 2000.12 |
| システムレベル設計手法の提案とシステムレベル設計言語の適用化検討（著書、共著） | (社)電子情報技術産業協会(JEITA) | 2001.05 |
| Trend of System Level Design and an approach to C-Based Design（論文、共著） | in Proc. of the Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2001) | 2001.10 |
| VLSIのＤＡ最前線－システムレベル設計言語－（論文、単著） | 電子情報通信学会誌 解説記事, vol.85, No.3 | 2002.03 |
| システムLSI設計 - LSI設計編 - （著書、共著） | 株式会社半導体理工学センターＳＴＡＲＣ編 | 2003 |
| A Near-Lossless Image Compression Method using Adaptive Variable Length Coding（論文、共著） | In International Conference on Embedded Systems and Intelligent Technology (ICESIT 2012) | 2012.01 |
主な社会的活動等
電子情報技術産業協会(JEITA) EDA技術専門委員会 システムレベルデザイン研究会(SLD研究会) 副主査（1998.11～2004.3）株式会社半導体理工学研究センターSTARC 標準化支援委員会 機能検証WG 委員（2006.4～2010.3）
講義など協力可能なテーマ
VLSIの設計自動化技術
画像圧縮、画像補正処理技術
計算機言語学
並列・分散アルゴリズム